予約リストに追加した企業へのエントリーを行いました。
以下のボタンから、予約リストを確認してください。
予約リストへ
エントリー受付を開始しました。
トップページへ
検討リストに登録した企業の中から、気になる企業にエントリーしよう!
0社を選択中
エントリー受付開始!!
会員の人はログインしてください。
最終更新日:2025/6/19
現在、応募受付を停止しています。
予約リストからも削除されますがよろしいですか?
このコースは応募受付を終了しています。
[SoCシステム開発]SoC開発プロジェクト全体の計画と推進、デジタル設計・検証、論理合成、FPGA環境構築・評価、評価用ボード設計・試作品動作立上げ(Bring-up)・評価を行います。世界のグローバル企業のエンジニアと対峙し、SoC開発プロジェクトを達成することで、お客様の製品開発やビジネス成功に貢献する重要な役割を担います。[IPコア・サブシステム開発]SoCに組み込まれる、CPUシステム、バスシステム、DDR, USBやPCIeなどのインタフェースシステム、セキュア/暗号システム、通信、映像処理システムのお客様要求(システム仕様)検討・アーキテクチャ設計・論理設計・検証を行います。海外を含めて、お客様や、IPベンダと対峙しながら進めていく業務です。[レイアウト設計]論理動作を記した論理回路情報を基にLSI製造に使用するレイアウト情報(マスクデータ)を作成する設計業務です。LSIの性能を最大限発揮するには論理動作の設計に加えて、最先端のSoC開発では、論理設計段階からレイアウト情報を意識する必要があり、エンジニアには両方のスキルが求められます。また、レイアウト設計は製造プロセスの微細化に伴い難易度が増すため、レイアウト設計を担うエンジニアは今後益々高いスキルが必要となります。日本では半導体設計会社においても、レイアウト設計を担う企業が少なく、ソシオネクストは数少ない企業として、数多くの高難度・微細プロセスのSoC開発業務を通じて、貴重なレイアウト設計スキルを習得することができます。
[IPの技術ソリューション開発]アナログIP*1 およびアナログ高速信号とデジタル回路を仲介するPHY*2 -IPをインテグレーションしたSoCを実現する技術ソリューションを開発し提供することをミッションとする職種です。アナログ信号(AV信号・発振・RF無線など)をデジタル化してSoCに取り込む技術、SerDes、PCIe、USB、DDRなどの高速信号を扱うPHY-IPを開発します。*1:設計資産。特定の機能を有する機能ブロックのこと。*2:PHY:Physical Layerの略。高速信号のインタフェースにおいて、論理信号を実際のアナログ信号に変換する役割の部分のこと。[最先端テクノロジの開発]最先端テクノロジのプロセス/デバイス特性を分析し、EDAツールをベースとしたSoC開発の設計フロー構築と他社優位性を高めるための独自技術を開発します。また、SoCを構成するメモリ/IOなどの基盤IPも開発します。[伝送路設計・検証]SoC開発のLSI設計、パッケージレイアウト設計の段階で、お客様の最終製品(ボード)も含めた伝送路および電源の一体検証を行い、LSI、パッケージ、ボード設計の最適化を図るとともに、お客様へのコンサルティングも行います。
SoC開発に必要なソフトウェア設計・開発やSoCシステムアーキテクチャ検討・設計を行う職種です。商談過程の上流から携わり、お客様が実現したいことをいかに実現するか、ハード側とも連携しながら仕様を検討します。開発するソフトウェアには、品質保証まで行う製品型とSoCの動作確認に使用するリファレンス型の2種類があり、求められる品質のソフトウェアをSoCと同時に提供しています。ハードの仕事は量産時点で終了しますが、ソフトウェアはその後もお客様へのサポート対応が必要となることがあります。SoC開発の最上流から納品後のお客様サポートまで、幅広い領域を担います。
[パッケージレイアウト設計]SoC開発時にLSIの規模やお客様要求から最適なパッケージ構成を見積・提案し、電気特性を考慮したパッケージレイアウト設計を行います。[最先端テクノロジの開発]最先端ファウンドリテクノロジを活用したChipletsを実現する最先端の2.5D/3D技術を用いた製品や、主力製品となっているFCBGAパッケージの商品を、主に海外のお客様や製造パートナーと共同で開発します。
SoCの複雑化・大規模化に伴い、製品品質にダイレクトな影響を及ぼすテスト技術は、近年非常に重要度を増しています。ひと口にテストといっても、回路設計から開発全般、試作、量産とその範囲は多岐に渡ります。テスト技術で製品の価値が決まるといっても過言ではなく、SoCを正しく動作させその性能を発揮させるための要となる領域です。お客様の要望に応える製品品質を実現するため、各チームが連携しながら日々業務を推進しています。[テスト設計]・テスト戦略・仕様設計SoCのテスト開発全体を設計し、推進する部門です。新製品の品質・性能を確保するためのテスト戦略・仕様開発をはじめ、製品試験・評価のためのテスト開発環境構築、テストプログラム開発を行います。・ 新製品のテスト立上げ推進新製品のテスト立上げ、および電気特性・信頼性評価の推進を行うとともに、製品納入や量産化に向けた技術開発、製品の開発期間短縮、高品質、低コスト化に向けた各種業務を推進しています。[DFT(回路設計)]SoCのDFT(Design for Test:検査専用の回路設計)業務を推進する部門です。DFTはSoCの品質を確保するためのキー技術であり、テスト戦略・仕様検討をはじめ、DFT回路設計、回路実装(Logic-SCAN、Memory-BIST、IP-DFT)、さらには試験用テストパターン生成・検証業務などを行っています。[テスト技術(試作・量産)]・ATE*テスト開発と量産テストマネージメント世界トップクラスの製造パートナーと密接な技術協力関係を築き、最先端のテスト技術を実現します。品質だけでなく、コスト・供給の点でもお客様に満足いただけるようなテスト技術を開発・提供することがミッションです。テスト設計でデザインした内容に沿って、テストのためのツール(テスタ、評価ボード、テストプログラムなど)の選定・開発(要素技術の開発を含む)、ツールを使った試作品・量産品のテストなどを主に担います。*:ATE:Automated Test Equipmentの略。半導体を検査する検査装置のこと。
[品質保証]ソシオネクストの品質保証を担う職種です。最先端の半導体デバイス開発に必須の信頼性評価技術、故障解析技術、ソフトエラー評価技術、パッケージの応力シミュレーション技術など、多様な技術の開発に取り組んでいます。また、ファブレス企業として重要となる製造委託先との連携・管理の強化にも取り組んでいます。品質システムの維持・管理、お客様の品質サポート、設計品質向上の推進など、上流から下流までまたがる幅広い領域を担っています。[デバイス評価業務(量産)]最先端テクノロジーの半導体デバイス評価、回路評価、製造工程改善、歩留改善を海外ファンドリーエンジニアと共に日々行っています。また、故障解析技術の開発、先端製造技術のリサーチなどを行い、製造技術の観点から、ソシオネクストの原価改善を推進しています。
会社説明会
WEBにて実施
エントリーシート提出
随時
書類選考
適性検査
面接(個別)
2回実施予定
内々定
一次面接、最終面接ともに個別面接でじっくりお話を聞かせていただきます。
【条件】2026年3月までに高専、大学卒業予定の方および大学院(修士・博士)終了の方
特に、理工学系(電気電子工学・情報工学等)、数学、物理を専攻されている方を歓迎
高専卒
(月給)215,000円
215,000円
学部卒
(月給)255,000円
255,000円
大学院卒
(月給)279,000円
279,000円
大学院博士卒
(月給)311,000円
311,000円
※2024年4月改定
入社後3カ月は試用期間です。(但し、その間の給与・待遇に変動はありません。)
社会保険(健康保険、厚生年金、雇用保険、労災保険)加入、ファミリーアシスト給付(家族手当)、家賃補助、財形貯蓄制度、確定拠出年金制度(退職金制度)、東京都電機健康保険組合保養施設利用、育児休職、チャイルドプラン休職、介護休職 など
【禁煙サポート】・禁煙外来の紹介や禁煙・減煙に対するフォロー・保険組合主催の禁煙チャレンジへの参加 など
フレックスタイム制度あり(コアタイムなし)